Mentor Graphics与台积电（TC）紧作，成功完成了对10纳米FinFET V1.0的认证。这次合作进一步加强了Calibre平台和AnalogFastSPICE（AFS）平台在业界的领先地位。Calibre和AFS两大平台已广泛应用于基于TC 7纳米FinFET制程的最新设计规则手册（DRM）和SPICE模型的初期设计开发和IP设计。
为了更好地支持共同客户使用先进制程进行设计，Mentor针对TC 10纳米制程进行了物理验证工具的改进。CalibrenmDRC工具的签核时间得到了显著加速，相较于去年初针对10纳米精确度进行认证时的工具性能，现在的执行时间更为优秀。CalibrenmLVS工具已经支持了10纳米制程中的新元件参数抽取，以获取更精准的SPICE模型和自热模拟。Mentor还提升了CalibrexACT解决方案的寄生参数精确度，并改善了布局寄生参数抽取流程以满足当前先进的制程要求。
Calibre平台在设计工程师提高设计可靠性和可制造性方面发挥着重要作用。针对TC的可靠性验证解决方案Calibre PERC已被广泛应用于验证设计的可靠性。在可制造性设计方面，Mentor进一步强化了Calibre平台的色彩感知填充功能，并增加了更精确的对齐和间距规则等SmartFill特性。公司还对CalibreDESIGNrev、CalibreRVE结果器和CalibreRealTime界面进行了优化，旨在提高设计工程师在设计集成、版图布局与电路图比较、电气规则检查以及可靠性验证等方面的效率和准确性。
如今，Mentor与TC的合作已经深入到将Calibre平台的多样化功能应用于7纳米FinFET制程领域。CalibrenmDRC和CalibrenmLVS工具已经在客户早期设计中通过了验证。为了支持更为先进的制程需求，TC与Mentor正在拓展SmartFill以及Calibre多重曝光功能的应用范围，全力为先进的7纳米制程提供服务。值得一提的是，TC已对AFS平台进行了认证，包括AFega电路模拟器在内的AFS平台现在支持快速的电路设计模拟并适用于TC 10纳米V1.0制程技术。AFS平台也适用于基于最新版的7纳米DRM和SPICE的早期设计开发。
为了应对更复杂的布局设计和时序挑战等新一代工艺的挑战和要求，Mentor持续优化并改进了多种核心布局布线解决方案与软硬件接口协议的一致性问题以适配sign-off参数抽取和静态时序分析工具的相关性。这些优化措施同样适用于支持先进的7纳米制程技术。加入我们的微信公共号：电子产品世界，获取更多前沿技术和行业资讯。
